Performance-Driven Register Write Inhibition in High-Level Synthesis under Strict Maximum-Permissible Clock Latency Range
Performance-Driven Register Write Inhibition in High-Level Synthesis under Strict Maximum-Permissible Clock Latency Range
复制标题
在严格的最大允许时钟延迟范围下的高级综合中性能驱动的寄存器写入禁止
DOI：
--
复制
发表时间：
2012
期刊：
影响因子：
--
通讯作者：
Mineo Kaneko
中科院分区：
文献类型：
--
作者：
Keisuke Inoue;Mineo Kaneko
