Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors
复制标题
逻辑和存储器电路中的单独电压缩放以实现处理器中的运行时能量优化
DOI：
--
复制
发表时间：
2018
期刊：
影响因子：
--
通讯作者：
Hidetoshi Onodera
中科院分区：
文献类型：
--
作者：
Jun Shiomi;Tohru Ishihara;Hidetoshi Onodera
