On the design of LPM address generators using multiple LUT Cascades on FPGAs
On the design of LPM address generators using multiple LUT Cascades on FPGAs
复制标题
FPGA上使用多个LUT级联的LPM地址生成器的设计
DOI：
--
复制
发表时间：
2007
期刊：
影响因子：
--
通讯作者：
J.T. Butler
中科院分区：
文献类型：
--
作者：
H. Qin;T. Sasao;J.T. Butler
影响因子：
3
作者：
Bellare, Mihir;Namprempre, Chanathip
通讯作者：
Namprempre, Chanathip
多值输入地址生成器的设计方法
DOI：
10.1109/ismvl.2006.17
发表时间：
2006
期刊：
36th International Symposium on Multiple-Valued Logic (ISMVL'06)
影响因子：
--
作者：
Tsutomu Sasao
通讯作者：
Tsutomu Sasao