Impact of Deep-Via Plasma Etching Process on Transistor Performance in 3D-IC with Via-Last Backside TSV
Impact of Deep-Via Plasma Etching Process on Transistor Performance in 3D-IC with Via-Last Backside TSV
复制标题
深通孔等离子蚀刻工艺对采用最后通孔背面 TSV 的 3D-IC 中晶体管性能的影响
DOI：
--
复制
发表时间：
2015
期刊：
影响因子：
--
通讯作者：
Tetsu Tanaka
中科院分区：
文献类型：
--
作者：
Yohei Sugawara;Hideto Hashiguchi;Seiya Tanikawa;Hisashi Kino;Kang-Wook Lee;Takafumi Fukushima;Mitsumasa Koyanagi;Tetsu Tanaka
