Programmable logic device with an 8-stage cascade of 64K-bit asynchronous SRAMs

Programmable logic device with an 8-stage cascade of 64K-bit asynchronous SRAMs
复制标题

具有 8 级级联 64K 位异步 SRAM 的可编程逻辑器件

DOI：
--
复制
发表时间：
2005
期刊：
Proc.of Cool Chips VIII, IEEE Symposium on Low-Power and High-Speed Chips
影响因子：
--
通讯作者：
Y.Iguchi
Y.Iguchi
中科院分区：
--
文献类型：
--
作者：
K.Nakamura;T.Sasao;M.Matsuura;K.Tanaka;K.Yoshizumi;H.Qin;Y.Iguchi

文献摘要

相似文献