H. Hiraishi: "Time-Space Modal Logic for Verification of Bit-Slice Circuits" Proc. 4th Computer-Aided Design and Computer Graphics. 675-680 (1995)
H. Hiraishi: "Time-Space Modal Logic for Verification of Bit-Slice Circuits" Proc. 4th Computer-Aided Design and Computer Graphics. 675-680 (1995)
复制标题
H. Hiraishi：“用于验证位片电路的时空模态逻辑”Proc。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
