A layout technique for millimeter-wave PA transistors
A layout technique for millimeter-wave PA transistors
复制标题
毫米波PA晶体管的布局技术
DOI：
10.1109/rfic.2011.5946225
复制
发表时间：
2011
期刊：
影响因子：
--
通讯作者：
B. Razavi
中科院分区：
文献类型：
--
作者：
ChuanKang Liang;B. Razavi
在毫米波频率下，大晶体管内部的分布式互连寄生效应会显著降低输出功率和效率。本文提出了一个模型，这种结构，并提出了一种布局技术，以减少源极端子寄生效应。该技术应用于65纳米CMOS技术的60 GHz原型，将输出功率从5 dBm提高到10 dBm，漏极效率从3.7%提高到10.7%。
The distributed interconnect parasitics within large transistors markedly degrade the output power and efficiency at millimeter-wave frequencies. This paper develops a model for such structures and proposes a layout technique to reduce the effect of source terminal parasitics. The technique is applied to a 60-GHz prototype in 65-nm CMOS technology, raising the output power from 5 to 10 dBm and the drain efficiency from 3.7% to 10.7%.