Power Modelling in Field Programmable Gate Arrays (FPGA)
Power Modelling in Field Programmable Gate Arrays (FPGA)
复制标题
现场可编程门阵列 (FPGA) 中的功耗建模
DOI：
10.1007/978-3-540-48302-1_44
复制
发表时间：
1999
期刊：
影响因子：
--
通讯作者：
J. Danger
中科院分区：
文献类型：
--
作者：
A. D. García;W. Burleson;J. Danger
本文提出了一种基于测量的fpga功耗模型。该模型将允许我们使用现有架构优化FPGA的功耗，并帮助指导新的功耗敏感FPGA架构的设计。
This paper presents a power consumption model for FPGAs based on measurements. This model will permit us to optimize power consumption on FPGAs using existing architectures, as well as helping direct the design of new power-sensitive FPGA architectures.