Automatic Placement and Routing of a Pipelined Module in an RSFQ Logic Circuit with Timing Constraints
Automatic Placement and Routing of a Pipelined Module in an RSFQ Logic Circuit with Timing Constraints
复制标题
具有时序约束的 RSFQ 逻辑电路中流水线模块的自动布局和布线
DOI：
--
复制
发表时间：
2014
期刊：
影响因子：
--
通讯作者：
N.Takagi
中科院分区：
文献类型：
--
作者：
S.Nishimura;K.Takagi;N.Takagi
