Impacts of Clock Constraints on Side-Channel Leakage of HLS-Designed AES Circuits
Impacts of Clock Constraints on Side-Channel Leakage of HLS-Designed AES Circuits
复制标题
时钟约束对 HLS 设计的 AES 电路的侧通道泄漏的影响
DOI：
--
复制
发表时间：
2022
期刊：
影响因子：
--
通讯作者：
Hiroyuki Tomiyama
中科院分区：
文献类型：
--
作者：
Yuto Miura;Takumi Mizuno;Hiroki Nishikawa;Xiangbo Kong;Hiroyuki Tomiyama
