N. Tomabechi, T. Ito: "Design of a high-speed RSA encryption processor based on the residue table for redundant binary numbers"Systemsand Computers in Japan.. Vol. 33, no. 5. 1-10 (2002)
N. Tomabechi, T. Ito: "Design of a high-speed RSA encryption processor based on the residue table for redundant binary numbers"Systemsand Computers in Japan.. Vol. 33, no. 5. 1-10 (2002)
复制标题
N. Tomabechi、T. Ito：“基于冗余二进制数残差表的高速 RSA 加密处理器的设计”日本系统与计算机。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
