Analysis of a class of decimated clock/data recovery architectures for serial links

Analysis of a class of decimated clock/data recovery architectures for serial links
复制标题

一类串行链路抽取时钟/数据恢复架构的分析

DOI：
10.1109/iscas.2013.6572061
复制
发表时间：
2013
期刊：
2013 IEEE International Symposium on Circuits and Systems (ISCAS2013)
影响因子：
--
通讯作者：
A. Malipatil
A. Malipatil
中科院分区：
--
文献类型：
--
作者：
P. Aziz;A. Malipatil

文献摘要

被引文献

相似文献

PDF尚未在IEEE Xplore中提供。本应在此处显示的文档当前不可用。
PDF Not Yet Available In IEEE Xplore. The document that should appear here is not currently available.