A test generation system for path delay faults
A test generation system for path delay faults
复制标题
路径延迟故障的测试生成系统
DOI：
10.1109/iccd.1989.63324
复制
发表时间：
1989
期刊：
影响因子：
--
通讯作者：
S. Reddy
中科院分区：
文献类型：
--
作者：
S. Patil;S. Reddy
提出了一个完整的路径延迟故障测试生成系统。测试模式发生器是基于PODEM使用5值逻辑。提出了用于测试模式生成的搜索空间修剪技术。由于测试生成的路径数可以是网络中的行数的指数，因此提出了修剪测试生成路径数的准则和有效算法。测试生成系统使用ISCAS组合基准电路进行评估。<<ETX>>
A complete test pattern generation system for path delay faults is presented. The test pattern generator is based on PODEM using a 5-valued logic. Techniques to prune the search space for test pattern generation are proposed. Since the number of paths for test generation can be exponential in the number of lines in the network, criteria and efficient algorithms to prune the number of paths for test generation are presented. The test generation system is evaluated using the ISCAS combinational benchmark circuits.<<ETX>>