Double gate (DG)-SOI ratioed logic with symmetric DG load––a novel approach for sub 50 nm low-voltage/low-power circuit design
Double gate (DG)-SOI ratioed logic with symmetric DG load––a novel approach for sub 50 nm low-voltage/low-power circuit design
复制标题
具有对称 DG 负载的双栅极 (DG)-SOI 比率逻辑——一种用于 50 nm 以下低压/低功耗电路设计的新颖方法
DOI：
--
复制
发表时间：
2004
期刊：
影响因子：
--
通讯作者：
D. Ioannou
中科院分区：
文献类型：
--
作者：
S. Mitra;A. Salman;D. Ioannou;C. Tretz;D. Ioannou
