An XDL alternative for interfacing RapidSmith and Vivado
An XDL alternative for interfacing RapidSmith and Vivado
复制标题
用于连接 RapidSmith 和 Vivado 的 XDL 替代方案
DOI：
--
复制
发表时间：
2016
期刊：
影响因子：
--
通讯作者：
M. Wirthlin
中科院分区：
文献类型：
--
作者：
Thomas Townsend;B. Nelson;M. Wirthlin
近年来，RapidSmith CAD工具[1]已与ISE一起用于创建针对赛灵思fpga的定制CAD工具。该工具流基于Xilinx设计语言（XDL）， XDL是一种人类可读的网表表示，其中包含位置和路由信息。XDL接口还提供了设备表示文件（XDLRC文件），详细说明了给定FPGA部件的可用资源。使用RapidSmith， Xilinx设计可以在设计流程的任何阶段从ISE导出，在RapidSmith中进行操作（逻辑修改，位置或路由），并导入ISE以完成其余的实现。
In recent years, the RapidSmith CAD tool [1] has been used with ISE to create custom CAD tools targeting Xilinx FPGAs. This tool flow was based on the Xilinx Design Language (XDL), a human-readable representation of a netlist that contains placement and routing information. The XDL interface also provided device representation files (XDLRC files), detailing the available resources of a given FPGA part. Using RapidSmith, a Xilinx design could be exported out of ISE at any stage of the design flow, manipulated in RapidSmith (logic modification, place, or route), and imported back into ISE to complete the remainder of implementation.