Scaling Effects in Combinational Logic Circuit Design
Scaling Effects in Combinational Logic Circuit Design
复制标题
组合逻辑电路设计中的缩放效应
DOI：
--
复制
发表时间：
2007
期刊：
影响因子：
--
通讯作者：
Tadao Nakamura
中科院分区：
文献类型：
--
作者：
Ryusuke Egawa;Tasku Ito;Tomoyuki Inoue;Jubei Tada;Ken-ichi Suzuki;Tadao Nakamura
