クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法
クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法
复制标题
使用关键路径隔离和位宽减小的过压缩放节能设计方法
DOI：
--
复制
发表时间：
2020
期刊：
影响因子：
--
通讯作者：
橋本昌宜
中科院分区：
文献类型：
--
作者：
増田豊;長山準;鄭泰禹;石原亨;籾山陽一;橋本昌宜
