Low leakage 3xVDD-tolerant ESD detection circuit without deep N-well in a standard 90-nm low-voltage CMOS process
Low leakage 3xVDD-tolerant ESD detection circuit without deep N-well in a standard 90-nm low-voltage CMOS process
复制标题
采用标准 90 nm 低压 CMOS 工艺、无深 N 阱的低漏电 3xVDD 耐受 ESD 检测电路
DOI：
--
复制
发表时间：
2013
影响因子：
4.6
通讯作者：
Wang ShuLong
中科院分区：
文献类型：
--
作者：
Yang ZhaoNian;Liu HongXia;Wang ShuLong
