An Algorithm for Diagnosing Transistor Shorts Using Gate-level Simulation

An Algorithm for Diagnosing Transistor Shorts Using Gate-level Simulation
复制标题

使用门级仿真诊断晶体管短路的算法

DOI：
--
复制
发表时间：
2009
期刊：
IPSJ Transactions on System LSI Design Methodology 2
影响因子：
--
通讯作者：
Y.Takamatsu
Y.Takamatsu
中科院分区：
--
文献类型：
--
作者：
Y.Higami;K.K.Saluja;H.Takahashi;S.Kobayashi;Y.Takamatsu

文献摘要

相似文献