On modeling faults in FinFET logic circuits
On modeling faults in FinFET logic circuits
复制标题
FinFET 逻辑电路中的故障建模
DOI：
10.1109/test.2012.6401565
复制
发表时间：
2012
期刊：
影响因子：
--
通讯作者：
Q. Xu
中科院分区：
文献类型：
--
作者：
Yuxi Liu;Q. Xu
FinFET晶体管比传统平面CMOS晶体管具有更好的短沟道特性，将在下一代技术中得到广泛应用。由于其与传统平面器件在结构上存在显着差异，因此有必要重新审视现有故障模型是否适用于检测 FinFET 逻辑门中的故障。在本文中，我们研究了 FinFET 逻辑电路中的一些独特缺陷并模拟了它们的故障行为。我们的模拟研究表明，现有的故障模型可以覆盖大多数缺陷，但它们在不同情况下会有所不同，可能需要增强测试策略以针对它们。
FinFET transistor has much better short-channel characteristics than traditional planar CMOS transistor and will be widely used in next generation technology. Due to its significant structural difference from conventional planar devices, it is essential to revisit whether existing fault models are applicable to detect faults in FinFET logic gates. In this paper, we study some unique defects in FinFET logic circuits and simulate their faulty behavior. Our simulation study shows that most of the defects can be covered with existing fault models, but they vary under different cases and test strategies may need to be augmented to target them.