RC Extraction-free Wiring Delay Analysis Focusing on Number of On-state Switches for Via-switch FPGA
RC Extraction-free Wiring Delay Analysis Focusing on Number of On-state Switches for Via-switch FPGA
复制标题
基于通态开关数量的 Via-switch FPGA 免 RC 提取布线延迟分析
DOI：
--
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
and M. Hashimoto
中科院分区：
文献类型：
--
作者：
Y. Sun;R. Doi;and M. Hashimoto
