N.Tomabechi, T.Ito: "Defect-tolerance design of the high-speed RSA encryption processor with built-in table for residue calculation of redundant binary numbers"Proc. IEEE Int. Conf. on Electronics, Circuits & Systems. 267-271 (2001)
N.Tomabechi, T.Ito: "Defect-tolerance design of the high-speed RSA encryption processor with built-in table for residue calculation of redundant binary numbers"Proc. IEEE Int. Conf. on Electronics, Circuits & Systems. 267-271 (2001)
复制标题
N.Tomabechi、T.Ito：“具有用于冗余二进制数余数计算的内置表的高速 RSA 加密处理器的缺陷容错设计”Proc。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
