Structural Design of Three-dimensionally Stacked Silicon Chips for Minimizing Their Residual Stress
Structural Design of Three-dimensionally Stacked Silicon Chips for Minimizing Their Residual Stress
复制标题
三维堆叠硅片的结构设计以最小化其残余应力
DOI：
--
复制
发表时间：
2007
期刊：
影响因子：
--
通讯作者：
Nobuki Ueta
中科院分区：
文献类型：
--
作者：
上田 啓貴;三浦 英生;上田 啓貴;Nobuki Ueta;Nobuki Ueta
登录
查看更多内容
封装应力引起的器件特性变化
DOI：
--
发表时间：
1994
期刊：
--
影响因子：
--
作者：
H. Miura
通讯作者：
H. Miura
SiP的未来技术与应用
DOI：
10.5104/jiep.8.1
发表时间：
2005
期刊：
影响因子：
--
作者：
邦彦 西
通讯作者：
邦彦 西
决定倒装芯片技术安装的堆叠芯片局部应力分布的主要机制
DOI：
10.5104/jiep.11.285
发表时间：
2008
期刊：
影响因子：
--
作者：
N. Ueta;H. Miura
通讯作者：
H. Miura
粘膜非冶金接触接头结构的高可靠设计
影响因子：
1.6
作者：
N. Tanaka;K. Kawano;H. Miura;Y. Kado;I. Yoshida
通讯作者：
I. Yoshida
使用 COC 多芯片 LSI (MCL) 的高速数据传输技术
影响因子：
--
作者：
T. Ezaki;H. Ozaki;Ishikawa Natsuya;N. Sasaki
通讯作者：
N. Sasaki