H. Hiraishi: "Towards Verification of Bit-Slice Circuits- Time-Space Model Model Checking Approach-" IEICE Trans. Information and Systems. E78-D(7). 791-795 (1995)
H. Hiraishi: "Towards Verification of Bit-Slice Circuits- Time-Space Model Model Checking Approach-" IEICE Trans. Information and Systems. E78-D(7). 791-795 (1995)
复制标题
H. Hiraishi：“走向位片电路的验证——时空模型模型检查方法——”IEICE Trans。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
