低電圧レベルクロッシングADCの為のバックグラウンド校正可能なヒステリシスコンパレータ回路
低電圧レベルクロッシングADCの為のバックグラウンド校正可能なヒステリシスコンパレータ回路
复制标题
适用于低压电平交叉 ADC 的后台可校准迟滞比较器电路
DOI：
--
复制
发表时间：
2017
期刊：
影响因子：
--
通讯作者：
小松聡
中科院分区：
文献类型：
--
作者：
齋藤匠;小松聡
