Crosstalk in VLSI interconnections
Crosstalk in VLSI interconnections
复制标题
VLSI互连中的串扰
DOI：
10.1109/43.811330
复制
发表时间：
1999
期刊：
影响因子：
--
通讯作者：
Sherry Yang
中科院分区：
文献类型：
--
作者：
A. Vittal;L. Chen;M. Marek;Kai;Sherry Yang
我们在本文中使用电路和布局技术解决串扰计算和减少的问题。我们提供了容易计算的表达式，在电阻，电容耦合线的串扰幅度和脉冲宽度。该表达式适用于具有任意数目的引脚和任意拓扑结构的网络在任何指定的输入激励。实验结果表明，平均误差约为10%，最大误差小于20%。这些表达式被用来激励电路技术，如晶体管尺寸，和布局技术，如导线排序和导线宽度优化，以减少串扰。
We address the problem of crosstalk computation and reduction using circuit and layout techniques in this paper. We provide easily computable expressions for crosstalk amplitude and pulse width in resistive, capacitively coupled lines. The expressions hold for nets with arbitrary number of pins and of arbitrary topology under any specified input excitation. Experimental results show that the average error is about 10% and the maximum error is less than 20%. The expressions are used to motivate circuit techniques, such as transistor sizing, and layout techniques, such as wire ordering and wire width optimization to reduce crosstalk.