A low power AES circuit design for FPGA implementation
A low power AES circuit design for FPGA implementation
复制标题
用于 FPGA 实现的低功耗 AES 电路设计
DOI：
--
复制
发表时间：
2004
期刊：
影响因子：
--
通讯作者：
Y.
中科院分区：
文献类型：
--
作者：
Katashita;T.;Maeda;A.;Sayano;K.;Yamaguchi;Y.
加密硬件设计的最新主题
DOI：
--
发表时间：
2018
期刊：
影响因子：
--
作者：
Fujii;Y.;C. Kobayashi;I. Ishikawa;and Y. Takaya;Shunichi Yamashita;Naofumi Homma
通讯作者：
Naofumi Homma
抵消差分功耗分析：隐藏电路单元中的加密数据
DOI：
10.1109/edssc.2015.7285109
发表时间：
2015
期刊：
2015 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC)
影响因子：
--
作者：
Kwen;K. Z. L. Ne;Weng;Nan Liu;A. H. Akbar;B. Gwee;J. Chang
通讯作者：
J. Chang