Acceleration of Functional Validation Using GPGPU
Acceleration of Functional Validation Using GPGPU
复制标题
使用 GPGPU 加速功能验证
DOI：
10.1109/delta.2011.46
复制
发表时间：
2011
期刊：
影响因子：
--
通讯作者：
V. Laxmi
中科院分区：
文献类型：
--
作者：
P. Suresh;N. Rameshan;M. Gaur;Mark Zwolinski;V. Laxmi
超大规模集成电路芯片的逻辑模拟是一个计算密集型的过程。有一个迫切需要映射到并行架构的功能验证算法，以帮助硬件设计人员在满足上市时间的限制。在本文中，我们提出了三种新的方法，在GPGPU上的组合电路的逻辑模拟。初步实验运行的两种方法使用基准电路使用NVIDIA GPGPU表明，这些方法可以用于加速EDA设计流程的过程。
Logic simulation of a VLSI chip is a computationally intensive process. There exists an urgent need to map functional validation algorithms onto parallel architectures to aid hardware designers in meeting time-to-market constraints. In this paper, we propose three novel methods for logic simulation of combinational circuits on GPGPUs. Initial experiments run on two methods using benchmark circuits using NVIDIA GPGPUs suggest that these methods can be used for accelerating the EDA design flow process.