Pattern generation and estimation for power supply noise analysis
Pattern generation and estimation for power supply noise analysis
复制标题
用于电源噪声分析的模式生成和估计
DOI：
10.1109/vts.2005.65
复制
发表时间：
2005
期刊：
影响因子：
--
通讯作者：
N. Ahmed
中科院分区：
文献类型：
--
作者：
M. Nourani;M. Tehranipoor;N. Ahmed
提出了一种模拟深亚微米CMOS电路最大电源噪声的图形自动生成方法。我们基于ATPG的方法首先生成所需的模式来覆盖内部电路每个节点上的0 /spl rarr/ 1和1 /spl rarr/ 0转换。然后，我们应用一个贪婪的启发式找到最坏的情况下（最大）的瞬时电流和刺激最大的开关活动的电路内。这些图案的质量通过SPICE模拟进行了验证。实验结果表明，该方法产生的模式对产生的最大电源噪声的一个严格的下限。
This paper presents an automatic pattern generation methodology to stimulate the maximum power supply noise in deep submicron CMOS circuits. Our ATPG-based approach first generates the required patterns to cover 0 /spl rarr/ 1 and 1 /spl rarr/ 0 transitions on each node of internal circuitry. Then, we apply a greedy heuristic to find the worst-case (maximum) instantaneous current and stimulate maximum switching activity inside the circuit. The quality of these patterns was verified by SPICE simulation. Experimental results show that the pattern pair generated by this approach produces a tight lower bound on the maximum power supply noise.