UVM (Universal Verification Methodology)
UVM (Universal Verification Methodology)
复制标题
UVM（通用验证方法）
DOI：
10.1007/978-3-319-59418-7_4
复制
发表时间：
2018
影响因子：
1.7
通讯作者：
Ashok B. Mehta
中科院分区：
文献类型：
--
作者：
Ashok B. Mehta
本章将详细描述UVM的架构、UVM层次结构，并详细讨论每个层次组件（测试平台、测试、环境、代理、记分板、驱动程序、监视器、排序器等）。我们还将通过两个完整的示例来巩固概念。
This chapter will describe in detail the architecture of UVM, UVM hierarchy, and discuss each hierarchical component (testbench, test, environment, agent, scoreboard, driver, monitor, sequencer, etc.) in detail. We will also go through two complete examples to solidify the concepts.