Design and analysis of delay-insensitive modulo-N counters
Design and analysis of delay-insensitive modulo-N counters
复制标题
时延不敏感模N计数器的设计与分析
DOI：
--
复制
发表时间：
1993
期刊：
影响因子：
--
通讯作者：
A. Peeters
中科院分区：
文献类型：
--
作者：
J. Ebergen;A. Peeters
对模N计数器的各种延迟不敏感电路进行了形式化的推导和分析。模N计数器用于许多电路设计中，并且具有简单的规格，但允许将各种各样的基本组件分解成网络。我们详细介绍了三种分解方法。沿着的方式，我们解释了我们的正确性标准，并显示分析的区域复杂性和响应时间的每一个分解。我们对模N计数器的最终分解具有θ（logN）的最优区域复杂度和θ（1）的最优响应时间。
Various delay-insensitive circuits for modulo-N counters are formally derived and analyzed. Modulo-N counters are used in many circuit designs and have a simple specification, but allow for a surprising variety of decompositions into networks of basic components. We present three decompositions in detail. Along the way we explai our correctness criteria and show to analyze the area complexity and response time of each decomposition. Our final decomposition for the modulo-N counter has optimal area complexity of θ(logN) and optimal response time of θ(1).