Temperature dependence of soft-error rates for FF designs in 20-nm bulk planar and 16-nm bulk FinFET technologies
Temperature dependence of soft-error rates for FF designs in 20-nm bulk planar and 16-nm bulk FinFET technologies
复制标题
20 nm 体平面和 16 nm 体 FinFET 技术中 FF 设计的软错误率与温度的关系
DOI：
--
复制
发表时间：
2016
期刊：
影响因子：
--
通讯作者：
J. K. Wang
中科院分区：
文献类型：
--
作者：
H. Zhang;H. Jiang;T. Assis;D. Ball;K. Ni;J. Kauppila;peixiong zhao;L. Massengill;B. Bhuva;B. Narasimham;S. Hatami;A. Anvar;A. Lin;J. K. Wang
对20 nm体平面型和16 nm体型FinFET技术在不同电源电压下的触发器软错误率(SER)随温度变化进行了研究。实验结果表明，在相同的温度范围内，16 nm FinFET的SER随温度变化不大，而20 nm平面的SER增加约2倍。3DTCAD和电路级模拟表明，单粒子瞬时脉冲宽度和逻辑门延迟的变化是控制因素，但对SER的影响相反。
Alpha particle-induced flip-flop soft-error rates (SER) for 20-nm bulk planar and 16-nm bulk FinFET technologies are characterized over temperature with different supply voltages. Experimental results indicate that the 16-nm FinFET SER changes insignificantly with temperature while the 20-nm planar SER increases by ~2x over the same temperature range. 3D TCAD and circuit-level simulations show changes in single-event transient (SET) pulse width and logic gate delay are the controlling factors, with opposing influences on SER.