Formal verification of clock domain crossing using gate-level models of metastable flip-flops
Formal verification of clock domain crossing using gate-level models of metastable flip-flops
复制标题
使用亚稳态触发器的门级模型对时钟域交叉进行形式化验证
DOI：
--
复制
发表时间：
2016
期刊：
影响因子：
--
通讯作者：
Tarawneh G
中科院分区：
文献类型：
--
作者：
Tarawneh G
登录
查看更多内容
DOI：
10.1002/9780470517147
发表时间：
2008-01
期刊：
--
影响因子：
--
作者：
D. Kinniment
通讯作者：
D. Kinniment
DOI：
--
发表时间：
2007
期刊：
影响因子：
--
作者：
Ashima S. Dabare
通讯作者：
Ashima S. Dabare
通过基于知识的 SoC CDC 验证解决数百万到数千个问题
DOI：
--
发表时间：
2012
期刊：
International SoC Design Conference
影响因子：
--
作者：
Youngchan Lee;Namdo Kim;Jay B. Kim;Byeong Min
通讯作者：
Byeong Min
跨时钟域协议的“简单”参数化验证
DOI：
--
发表时间：
2006
期刊：
影响因子：
--
作者：
Geoffrey M. Brown;Lee Pike
通讯作者：
Lee Pike
DOI：
--
发表时间：
2009
期刊：
Asia and South Pacific Design Automation Conference
影响因子：
--
作者：
Bing;C. Kwok
通讯作者：
C. Kwok