An encoder for a 5GS/s 4-bit flash ADC in 0.18/spl mu/m CMOS
An encoder for a 5GS/s 4-bit flash ADC in 0.18/spl mu/m CMOS
复制标题
用于 0.18/spl mu/m CMOS 中 5GS/s 4 位闪存 ADC 的编码器
DOI：
10.1109/ccece.2005.1557025
复制
发表时间：
2005
期刊：
影响因子：
--
通讯作者：
A. Ivanov
中科院分区：
文献类型：
--
作者：
S. Sheikhaei;S. Mirabbasi;A. Ivanov
本文提出了一种用于 5GS/S 4 位闪存模数转换器 (ADC) 的高速编码器。为了满足 ADC 的速度和功耗目标，ADC 的所有内部子模块（包括编码器）均使用低摆幅信令。为了进一步提高编码器的速度性能，采用了两级流水线。此外，编码器以电流模式逻辑 (CML) 实现。该电路采用0.18μm CMOS技术进行设计和仿真。当工作频率为 5 GHz 时，1.8 V 电源功耗为 4 mW
In this paper, a high-speed encoder intended for a 5GS/S 4-bit flash analog-to-digital converter (ADC) is presented. To meet the speed and power targets of the ADC, low-swing signaling is used in all the internal sub-blocks of the ADC including the encoder. To further enhance the speed performance of the encoder, 2-stage pipelining is utilized. In addition, the encoder is implemented in current mode logic (CML). The circuit is designed and simulated in a 0.18 mum CMOS technology. It consumes 4 mW from a 1.8 V supply while operating at 5 GHz