Design for Delay Fault Testing of 2-Rail Logic Circuits
Design for Delay Fault Testing of 2-Rail Logic Circuits
复制标题
2轨逻辑电路的延迟故障测试设计
DOI：
--
复制
发表时间：
2008
期刊：
影响因子：
--
通讯作者：
Hideo Ito
中科院分区：
文献类型：
--
作者：
Kentaroh Katoh;Kazuteru Namba;Hideo Ito
