FPGA implementation and evaluation of image scaling circuits using seletor-logic-based bi-linear interpolation
FPGA implementation and evaluation of image scaling circuits using seletor-logic-based bi-linear interpolation
复制标题
使用基于选择器逻辑的双线性插值的图像缩放电路的 FPGA 实现和评估
DOI：
--
复制
发表时间：
2015
期刊：
影响因子：
--
通讯作者：
Masao Yanagisawa,and Nozomu Togawa
中科院分区：
文献类型：
--
作者：
Keita Igarashi;Masao Yanagisawa,and Nozomu Togawa
