A lTB/s IpJ/b 6.4mm2/TB/s QDR Inductive - Coupling Interface Between 65-nm CMOS Logic and Emulated 100-nm DRAM
A lTB/s IpJ/b 6.4mm2/TB/s QDR Inductive - Coupling Interface Between 65-nm CMOS Logic and Emulated 100-nm DRAM
复制标题
A lTB/s IpJ/b 6.4mm2/TB/s QDR 电感式 - 65 nm CMOS 逻辑与仿真 100 nm DRAM 之间的耦合接口
DOI：
--
复制
发表时间：
2012
影响因子：
4.6
通讯作者：
黒田忠広
中科院分区：
文献类型：
--
作者：
三浦典之;齊藤美都子;黒田忠広
