An image filtering processor for face/object recognition using merged/mixed analog-digital architecture
An image filtering processor for face/object recognition using merged/mixed analog-digital architecture
复制标题
使用合并/混合模拟数字架构进行人脸/物体识别的图像过滤处理器
DOI：
10.1109/vlsic.2005.1469371
复制
发表时间：
2005
期刊：
影响因子：
--
通讯作者：
A. Iwata
中科院分区：
文献类型：
--
作者：
K. Korekado;T. Morie;O. Nomura;T. Nakano;M. Matsugu;A. Iwata
本文提出了一种基于使用脉宽调制 (PWM) 和数字电路的混合方法的图像滤波处理器 LSI。 LSI 设计用于实现具有非常大的卷积核尺寸的卷积神经网络。使用 0.35 /spl mu/m CMOS 设计的 LSI 在 8.2 ms 内对 80/spl 次/80 像素的图像执行 6 位精度卷积，内核大小高达 51/spl 次/51 像素。所制造的 LSI 的所有操作均已成功验证。 SPICE 仿真估算的功耗为 280 mW。
This paper proposes an image-filtering processor LSI based on a hybrid approach using pulse-width modulation (PWM) and digital circuits. The LSI has been designed for implementing convolutional neural networks with a very large convolution-kernel size. The LSI designed using a 0.35 /spl mu/m CMOS performs 6-bit precision convolutions for an image of 80/spl times/80 pixels with a kernel size of up to 51/spl times/51 pixels within 8.2 ms. All operations for the fabricated LSI have been successfully verified. The power consumption estimated from SPICE simulation is 280 mW.
使用合并/混合模数架构进行图像识别的 VLSI 卷积神经网络
DOI：
--
发表时间：
2004
期刊：
J. Intelligent ＆ Fuzzy Systems 15
影响因子：
--
作者：
K.Korekado;T.Morie;O.Nomura;H.et al.
通讯作者：
H.et al.
一种可变核闪存卷积图像滤波处理器
DOI：
--
发表时间：
2003
期刊：
Digest of Technical Papers, 2003 IEEE International Solid-State-Circuit Conference (ISSCC), San Francisco, Feb. 2003
影响因子：
--
作者：
Kiyoto Ito;Makoto Ogawa;Tadashi Shibata
通讯作者：
Tadashi Shibata