M. Kameyama, T. Sekibe and T. Higuchi: "Highly Parallel Residue Arithmetic Chip Based on Multiple-Valued Bidirectional Current-Mode Logic" IEEE Journal of Solid-State Circuits. vol. 24, no. 5. 1404-1411 (1989)
M. Kameyama, T. Sekibe and T. Higuchi: "Highly Parallel Residue Arithmetic Chip Based on Multiple-Valued Bidirectional Current-Mode Logic" IEEE Journal of Solid-State Circuits. vol. 24, no. 5. 1404-1411 (1989)
复制标题
M. Kameyama、T. Sekibe 和 T. Higuchi：“基于多值双向电流模式逻辑的高度并行余数算术芯片”IEEE 固态电路杂志。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
