Hiroshi Takahashi: "A Method of Generating Tests for Marginal Delays and Delay Faults in Combinational Circuits" Proc.Sixth Asian Test Symposium. 320-325 (1997)
Hiroshi Takahashi: "A Method of Generating Tests for Marginal Delays and Delay Faults in Combinational Circuits" Proc.Sixth Asian Test Symposium. 320-325 (1997)
复制标题
Hiroshi Takahashi：“组合电路中边际延迟和延迟故障的生成测试方法”Proc.第六届亚洲测试研讨会。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
