A 32-Gb/s Inductorless Output Buffer Circuit with Adjustable Pre-emphasis in 65-nm CMOS
A 32-Gb/s Inductorless Output Buffer Circuit with Adjustable Pre-emphasis in 65-nm CMOS
复制标题
采用 65 nm CMOS 封装、具有可调预加重功能的 32 Gb/s 无电感器输出缓冲电路
DOI：
10.5573/ieiespc.2016.5.3.207
复制
发表时间：
2016
影响因子：
--
通讯作者：
and Daichi Omoto
中科院分区：
文献类型：
--
作者：
Tomoki Tanaka;Keiji Kishine;Akira Tsuchiya;Hiromi Inaba;and Daichi Omoto
