Clustering Technique to Reduce Chip Area and Delay for FPGA

Clustering Technique to Reduce Chip Area and Delay for FPGA
复制标题

减少FPGA芯片面积和延迟的集群技术

DOI：
--
复制
发表时间：
2007
期刊：
Wiley Periodicals, Electronics and Communications in Japan, Part II 90
影响因子：
--
通讯作者：
Masaki KOBATA
Masaki KOBATA
中科院分区：
--
文献类型：
--
作者：
Takeshima;S;Masaki KOBATA

文献摘要

相似文献