Radiation-hardened phase-locked loop fabricated in 200 nm SOI-CMOS
Radiation-hardened phase-locked loop fabricated in 200 nm SOI-CMOS
复制标题
采用 200 nm SOI-CMOS 制造的抗辐射锁相环
DOI：
10.1109/radecs.2011.6131388
复制
发表时间：
2011
期刊：
影响因子：
--
通讯作者：
H. Saito
中科院分区：
文献类型：
--
作者：
D. Matsuura;K. Hirose;D. Kobayashi;S. Ishii;M. Kusano;Y. Kuroda;H. Saito
我们利用0.2微米全耗尽绝缘体上硅(SOI)技术设计了一种工作在200 MHz的锁相环。通过采用合适的单粒子瞬变(SET)模型进行SPICE模拟，我们得到了一种抗辐射的锁相环，它不会在离子辐照时引起SET翻转，线性能量转移(LET)为50 MeV·cm2/mg，面积损失为75%。
We designed a phase-locked loop (PLL) operating at 200 MHz using 0.2 µm fully depleted silicon-on-insulator (SOI) technology. By SPICE simulation with an appropriate single-event transient (SET) model, we achieved a radiation-hardened PLL that does not cause a SET upset upon ion irradiation with a linear energy transfer (LET) of 50 MeV-cm2/mg at an areal penalty of 75%.