Investigation study of inner-cell bit-parallel multiplier over GF(2m) using secure adiabatic logic style
Investigation study of inner-cell bit-parallel multiplier over GF(2m) using secure adiabatic logic style
复制标题
使用安全绝热逻辑风格的 GF(2m) 内单元位并行乘法器的研究
DOI：
--
复制
发表时间：
2012
期刊：
影响因子：
--
通讯作者：
関根敏和
中科院分区：
文献类型：
--
作者：
C. Monteiro;高橋康宏;関根敏和
