BasicBlocker: ISA Redesign to Make Spectre-Immune CPUs Faster
BasicBlocker: ISA Redesign to Make Spectre-Immune CPUs Faster
复制标题
BasicBlocker：ISA 重新设计，使 Spectre-Immune CPU 更快
DOI：
10.1145/3471621.3471857
复制
发表时间：
2021
期刊：
影响因子：
--
通讯作者：
Bernstein, Daniel J.
中科院分区：
文献类型：
--
作者：
Thoma, Jan Philipp;Feldtkeller, Jakob;Krausz, Markus;Güneysu, Tim;Bernstein, Daniel J.
最近的研究揭示了一类不断增长的微架构攻击，这些攻击利用了推测执行，这是现代处理器的标准功能。建议和部署的对策涉及各种编译器更新、固件更新和硬件更新。所有部署的对策都没有令人信服的安全论证，其中许多已经被攻破。简化投机执行攻击分析的明显方法是消除投机执行。这通常被认为是不可接受的昂贵，但底层成本分析仅考虑为当前指令集架构编写的软件，因此它们不排除新指令集架构在没有推测性执行的情况下提供可接受性能的可能性。一个新的伊萨需要编译器和硬件更新，但这些都发生在任何情况下，本文介绍了BasicBlocker，一个通用的伊萨修改，适用于所有常见的ISA，并允许非投机CPU获得大部分的性能优势，将提供推测执行。为了证明BasicBlocker的可行性，本文定义了RISC-V伊萨的一个变体BBRISC-V，并使用相关的编译器和各种基准测试对5级有序软核和超标量乱序处理器进行了全面的评估。
Recent research has revealed an ever-growing class of microarchitectural attacks that exploit speculative execution, a standard feature in modern processors. Proposed and deployed countermeasures involve a variety of compiler updates, firmware updates, and hardware updates. None of the deployed countermeasures have convincing security arguments, and many of them have already been broken.The obvious way to simplify the analysis of speculative-execution attacks is to eliminate speculative execution. This is normally dismissed as being unacceptably expensive, but the underlying cost analyses consider only software written for current instruction-set architectures, so they do not rule out the possibility of a new instruction-set architecture providing acceptable performance without speculative execution. A new ISA requires compiler and hardware updates, but these are happening in any case.This paper introduces BasicBlocker, a generic ISA modification that works for all common ISAs and that allows non-speculative CPUs to obtain most of the performance benefit that would have been provided by speculative execution. To demonstrate the feasibility of BasicBlocker, this paper defines a variant of the RISC-V ISA called BBRISC-V and provides a thorough evaluation on both a 5-stage in-order soft core and a superscalar out-of-order processor using an associated compiler and a variety of benchmarks.
登录
查看更多内容
DOI：
10.14722/ndss.2019.23061
发表时间：
2018
期刊：
IACR Cryptol. ePrint Arch.
影响因子：
--
作者：
Jiyong Yu;Lucas Hsiung;Mohamad El Hajj;Christopher W. Fletcher
通讯作者：
Jiyong Yu;Lucas Hsiung;Mohamad El Hajj;Christopher W. Fletcher
抽象 PRET 机器
DOI：
10.1109/rtss.2017.00041
发表时间：
2017
期刊：
2017 IEEE Real-Time Systems Symposium (RTSS)
影响因子：
--
作者：
Edward A. Lee;J. Reineke;Michael Zimmer
通讯作者：
Michael Zimmer
ARM Cortex-A53 中的推测性泄漏
DOI：
--
发表时间：
2020
期刊：
arXiv.org
影响因子：
--
作者：
Hamed Nemati;R. Guanciale;Pablo Buiras;Andreas Lindner
通讯作者：
Andreas Lindner
VAX-11/780 中指令使用的测量和分析
DOI：
--
发表时间：
1982
期刊：
International Symposium on Computer Architecture
影响因子：
--
作者：
D. Clark;H. Levy
通讯作者：
H. Levy
DOI：
--
发表时间：
2018-08
期刊：
--
影响因子：
--
作者：
Ofir Weisse;Jo Van Bulck;Marina Minkin;Daniel Genkin;Baris Kasikci;Frank Piessens;M. Silberstein;Raoul Strackx;T. Wenisch;Y. Yarom
通讯作者：
Ofir Weisse;Jo Van Bulck;Marina Minkin;Daniel Genkin;Baris Kasikci;Frank Piessens;M. Silberstein;Raoul Strackx;T. Wenisch;Y. Yarom