An incremental placement flow for advanced FPGAs with timing awareness

An incremental placement flow for advanced FPGAs with timing awareness
复制标题

DOI：
--
复制
发表时间：
2021
期刊：
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
影响因子：
--
通讯作者：
Jianli Chen
Jianli Chen
中科院分区：
--
文献类型：
--
作者：
Zhifeng Lin;Yanyue Xie;Peng Zou;Sifei Wang;Jun Yu;Jianli Chen

文献摘要

相似文献