Energy-Efficient Runtime Adaptable L1 STT-RAM Cache Design
Energy-Efficient Runtime Adaptable L1 STT-RAM Cache Design
复制标题
DOI：
10.1109/tcad.2019.2912920
复制
发表时间：
2019-04
影响因子：
2.9
通讯作者：
Kyle Kuan;Tosiron Adegbija
中科院分区：
文献类型：
--
作者：
Kyle Kuan;Tosiron Adegbija
许多研究表明，应用程序具有可变的运行时缓存需求。在越来越流行的自旋转移力矩RAM（STT-RAM）高速缓存的上下文中，保留时间是最重要的高速缓存要求之一，该保留时间定义了在没有电力的情况下该高速缓存可以保留高速缓存块多长时间，该保留时间可以针对不同的应用而变化。在本文中，我们提出了一个逻辑上可适应的保留时间STT-RAM（LARS）缓存，允许保留时间动态适应应用程序的运行时要求。LARS缓存由多个具有不同保留时间的STT-RAM单元组成，在给定时间仅使用一个单元。LARS根据执行应用程序的需要，动态确定在运行时使用哪个STT-RAM单元。作为LARS的一个组成部分，我们还探讨了不同的算法，以动态地确定最佳的保留时间基于不同的缓存设计权衡。实验表明，通过调整保留时间，以适应不同的应用程序的要求，LARS缓存可以减少平均缓存能量的25.31%，与以前的工作相比，以最小的开销。
Much research has shown that applications have variable runtime cache requirements. In the context of the increasingly popular spin-transfer torque RAM (STT-RAM) cache, the retention time, which defines how long the cache can retain a cache block in the absence of power, is one of the most important cache requirements that may vary for different applications. In this paper, we propose a logically adaptable retention time STT-RAM (LARS) cache that allows the retention time to be dynamically adapted to applications’ runtime requirements. LARS cache comprises of multiple STT-RAM units with different retention times, with only one unit being used at a given time. LARS dynamically determines which STT-RAM unit to use during runtime, based on executing applications’ needs. As an integral part of LARS, we also explore different algorithms to dynamically determine the best retention time based on different cache design tradeoffs. Our experiments show that by adapting the retention time to different applications’ requirements, LARS cache can reduce the average cache energy by 25.31%, compared to prior work, with minimal overheads.