Development of a parasitic capacitance reduction process by forming embedded dielectric structures
Development of a parasitic capacitance reduction process by forming embedded dielectric structures
复制标题
通过形成嵌入式介电结构开发寄生电容降低工艺
DOI：
--
复制
发表时间：
2022
期刊：
影响因子：
--
通讯作者：
and Gen Hashigushi
中科院分区：
文献类型：
--
作者：
Yuki Yamamoto;Yasushi Shibata;and Gen Hashigushi
