A 5-GHz Mesh Interconnect for a Teraflops Processor
A 5-GHz Mesh Interconnect for a Teraflops Processor
复制标题
DOI：
10.1109/mm.2007.77
复制
发表时间：
2007-09
期刊：
影响因子：
3.6
通讯作者：
Y. Hoskote;S. Vangal;Arvind P. Singh;N. Borkar;S. Borkar
中科院分区：
文献类型：
--
作者：
Y. Hoskote;S. Vangal;Arvind P. Singh;N. Borkar;S. Borkar
一种采用65纳米技术的多核处理器，具有80个单精度浮点核心，性能超过1太（万亿）次浮点运算每秒，功耗低于100瓦。一个工作在5吉赫兹的二维片上网格互连网络为连接这些核心提供了高性能的通信结构。该网络提供每秒2.56太比特的二分带宽以及每跳1纳秒的直通延迟。
A multicore processor in 65-Nm technology with 80 single-precision, floatingpoint cores delivers performance in excess of a Teraflops while consuming less than 100 W. A 2D on-die mesh interconnection network operating at 5 GHz provides the high-performance communication fabric to connect the cores. The network delivers a bisection bandwidth of 2.56 Terabits per second and a per hop fall-through latency of 1 nanosecond.