An ASIC Crypto Processor for 254-Bit Prime-Field Pairing Featuring Programmable Arithmetic Core Optimized for Quadratic Extension Field
An ASIC Crypto Processor for 254-Bit Prime-Field Pairing Featuring Programmable Arithmetic Core Optimized for Quadratic Extension Field
复制标题
用于 254 位素数场配对的 ASIC 加密处理器，具有针对二次扩展场优化的可编程算术核心
DOI：
10.1587/transfun.e102.a.56
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
Makoto IKEDA
中科院分区：
文献类型：
--
作者：
Hiromitsu AWANO;Tadayuki ICHIHASHI;Makoto IKEDA
